
有限状态机设计 数字逻辑7


- 包含于时序逻辑电路
- 表示：moor，mealy
- 表示方法：
  - 状态转换表
  - 算法流程图
  - **状态转换图**
- verilog描述：
  - 现态CS，次态NS，输出OL
  - 三过程，双过程，单
  - 两段式中第二段为组合逻辑，用**阻塞赋值**；一段式
  - 状态编码
    - 格雷编码
    - 定义：用parameter和define语句
    - parameter
      state1=2'b00, state2=2'b01;
      state3=2'b11, state4=2'b10;
      case(state)
      state1: …; //调用
      state2: …;
    - 'define state1 2'b00 //不要加分号“;”
      'define state2 2'b01
      'define state3 2'b11
      'define state4 2'b10
      case(state)
      'state1: …; //调用，不要漏掉符号“'”
      'state2: …;
      ……
- 设计要点：起始状态，复位，多余状态处理（default，
-

10.5.3 Mealy状态转移图



10010序列检测MEALY状态转移图

- 初始状态S0，如果检测到1，跳转到S1，输出0。
- 下一状态S1，如果检测到0，跳转到S2，输出0。
- 下一状态S2，如果检测到0，跳转到S3，输出0。
- 下一状态S3，如果检测到1，跳转到S4，输出0。
- 下一状态S4，如果检测到0，跳转到S2，输出1；否则跳转到S1，输出0。



10010序列检测MOORE状态转移图